SPI,是一種高速的,全雙工,同步的通信總線,并且在芯片的管腳上只占用四根線,節約了芯片的管腳,同時為 PCB 的布局上節省空間,提供方便,正是出于這種簡單易用的特性,現在越來越多的芯片集成了這種通信協議。SPI 是一個環形總線結構,由 ss(cs)、sck、sdi、sdo 構成,其時序其實很簡單,主要是在 sck 的控制下,兩個雙向移位寄存器進行數據交換。
 
SPI 總線是 Motorola 公司推出的三線同步接口,同步串行 3 線方式進行通信:一條時鐘線 SCK,一條數據輸入線 MOSI,一條數據輸出線 MISO;用于 CPU 與各種外圍器件進行全雙工、同步串行通訊。SPI 主要特點有:可以同時發出和接收串行數據;可以當作主機或從機工作;提供頻率可編程時鐘;發送結束中斷標志;寫沖突?;?;總線競爭?;さ?。
 
SPI 總線有四種工作方式(SP0, SP1, SP2, SP3),其中使用的最為廣泛的是 SPI0 和 SPI3 方式。SPI ??槲撕屯饃杞惺萁換?,根據外設工作要求,其輸出串行同步時鐘極性和相位可以進行配置,時鐘極性(CPOL)對傳輸協議沒有重大的影響。如果 CPOL=0,串行同步時鐘的空閑狀態為低電平;如果 CPOL=1,串行同步時鐘的空閑狀態為高電平。時鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協議之一進行數據傳輸。如果 CPHA=0,在串行同步時鐘的第一個跳變沿(上升或下降)數據被采樣;如果 CPHA=1,在串行同步時鐘的第二個跳變沿(上升或下降)數據被采樣。
 
SPI 主??楹陀脛ㄐ諾耐饃枰羰敝酉轡緩圖雜Ω靡恢?。
 
SPI 時序詳解 ---SPI 接口在模式 0 下輸出第一位數據的時刻 SPI 接口有四種不同的數據傳輸時序,取決于 CPOL 和 CPHL 這兩位的組合。圖 1 中表現了這四種時序,時序與 CPOL、CPHL 的關系也可以從圖中看出。
 
圖 1
 
CPOL 是用來決定 SCK 時鐘信號空閑時的電平,CPOL=0,空閑電平為低電平,CPOL=1 時,空閑電平為高電平。CPHA 是用來決定采樣時刻的,CPHA=0,在每個周期的第一個時鐘沿采樣,CPHA=1,在每個周期的第二個時鐘沿采樣。由于我使用的器件工作在模式 0 這種時序(CPOL=0,CPHA=0),所以將圖 1 簡化為圖 2,只關注模式 0 的時序。
 
圖 2
 
我們來關注 SCK 的第一個時鐘周期,在時鐘的前沿采樣數據(上升沿,第一個時鐘沿),在時鐘的后沿輸出數據(下降沿,第二個時鐘沿)。首先來看主器件,主器件的輸出口(MOSI)輸出的數據 bit1,在時鐘的前沿被從器件采樣,那主器件是在何時刻輸出 bit1 的呢?bit1 的輸出時刻實際上在 SCK 信號有效以前,比 SCK 的上升沿還要早半個時鐘周期。bit1 的輸出時刻與 SSEL 信號沒有關系。再來看從器件,主器件的輸入口 MISO 同樣是在時鐘的前沿采樣從器件輸出的 bit1 的,那從器件又是在何時刻輸出 bit1 的呢。從器件是在 SSEL 信號有效后,立即輸出 bit1,盡管此時 SCK 信號還沒有起效。
 
 
從這張圖就可以很清楚的看出主從器件的 bit1 是怎樣輸出的。